Cadence Design Systems,Inc。宣布推出了该行业唯一的铸造普通型IC包装设计和分析解决方案,适用于先进的扇出晶圆级芯片秤包装(WLCSP)和2.5D基于插入器的设计。新功能使多芯片集成更快,适用于较小,更轻和功耗优化的无线移动设备。
这种完整的IC包装设计和分析解决方案包括Cadence orbitiotm互连设计师,Cadence系统 - 包装系统(SIP)布局和Cadence物理验证系统(PVS)。这组产品可通过IC包到系统PCB,使多基板互连路径设计,细化,实施和制造验证和跨越跨越I / O PAD环的跨越I / O焊盘环。
与PVS集成的新Cadence SIP布局WLCSP选项提供了以前由TSMC验证的通用基于硅晶片的包装方法,用于其集成扇出(信息)过程。增强轨道互连设计师强化2.5D插入式包装设计支持,提供最佳的多模,单包互连集成。这使得具有更高尺寸的多基板集成设备的性能更高,优化了信号性能。
帖子WLCSP设计包针对电源优化的无线移动设备首先出现了微控制器提示。
提交:微控制器提示




