虽然行业的Pundits预测了在下一个领先的边缘过程中的模拟设计结束时，现实是这种做法仍然很强劲，而且在视线中没有结束。团队不仅在最新进程（包括FinFET）中设计数据转换器，PLL，滤波器和其他模拟产品，而且设计团队的性能升级率高于昨天的流程。毫无疑问，新流程改变了模拟设计的任务，设计师的工具包必须进行重大修订。我们的许多旧技术已经变得更少的相关性，今天的设计师需要在广泛的新技术上具有良好的句柄。
一些更改是设计人员针对非常数字应用程序的过程（电源电压为0.8V，更小）。其他是设备大小的结果（小设备的匹配差，非常小的设备匹配更差）。更改也是新的制造技术的结果，必须用于制造设备（需要单位大小的设备，并且不需要不同的设备类型电阻和I / O设备贫民窟）。当然，有很棒的消息：晶体管非常快，数字几乎是免费的。
观看这个网络研讨会：
- 了解在领导过程新世界中的模拟设计挑战
- 了解利用当今设计现实特征的设计技术
关于我们的演讲者：
Naviasky先生是IP Cadence Design Systems，Inc。的IP组合领域，他一直在为过去35年设计模拟和混合信号集成电路，以获得各种应用，包括RF通信，生物医学，航空航天和商业。他是1996年的Cadence模拟混合信号设计服务组织的创始人之一，是Cadence的Tality Spinout的CTO。Naviasky先生已经写了许多出版物，并在模拟IC设计领域拥有几十几项专利。他赢得了约翰霍普金斯大学的BSEE学位。
提交：模拟IC提示那网络研讨会那提示网站（EE世界）
告诉我们你的想法！