2016年物联网和混合信号设计将如何推动SIP技术

由Ian Dennison，SR.集团总监R＆D，Cadence

随着物联网(IoT)成为一个竞争日益激烈的市场，在2016年，我们应该期待新的封装和板技术为成功的物联网产品提供大量的创新。由于物联网产品是由最小尺寸(可穿戴设备)和超低功耗(电池寿命更长)的需求驱动的，因此这些产品的电子元件也必须满足这些标准。

物联网电讯电子设备通常集成无线电，CPU，Flash，RAM，电源管理单元（PMU）和传感器。对于那些寻求最小化体积成本的人来说，所有但传感器都可以随时作为芯片（SOC）上的系统作为系统。传感器通常是微电器机械系统（MEMS），在来自SOC的不同工艺系上制造，这意味着对于需要在晶片制造之后的SOC和MEM的SOC和MEM的单独模具。在需要显着的计算力的情况下，设计中的较大的RAM和闪存尺寸也可以决定单独的闪光灯和RAM芯片。

包内系统(SiP)技术允许多个模具以各种配置放置在一个包模具中，以帮助解决这些形状因素和低功耗设计挑战(图1)。这包括模具堆栈、模具并排排列，以及堆栈的混合和并排。该模具可以相互连接或与封装的内部地板，封装基板，通过粘结线。所述封装衬底将信号路由到所述封装的外部球。在堆栈中，较小的模具需要坐在更大的模具的顶部，这样模具边缘的垫仍然可以接触到键合线。对于叠层中最低的模组，或对于并排的模组，倒装芯片是替代方案，在翻转时，在衬垫上增加凸点，以便直接连接到封装基板。

图1：物联网产品正在小型化以支持外形，低功耗和低成本要求。结果，许多物联网产品正在从PCB迁移到SIP技术。

通过硅基技术增强sip
这是一个很好的消息，那么，SIP技术能够为物联网的形式因素和互连长度，而不是PCB上的标准零件。但是封装衬底中的键合和互连仍然在物理上大于它们连接的模具上的路由。这意味着仍有显着的寄生电感，电容和电阻，键合电感也是振铃，串扰和同时开关噪声的源。可以在SIP内部应用额外的基于硅的技术以帮助。对于并排的，包装内的硅插入器可以充当小型化的PCB，其具有宽度宽度和间距更靠近模具上的间距，这意味着甚至更短的互连和降低的遮蔽件。

对于堆叠的模具，当通过模具正确对齐时，模具平面内的透硅孔(tsv)允许模对模和模对封装基板通信(图2)。

图2：TSVS在堆叠模具中支撑模具与模具和芯片上的模板通信。

因为TSV被放置在模具的平面图内，或者至少在堆叠的模具共享的区域内，所以除去了需要在边缘和再次返回的模具的焊盘上。结果，您可以获得较小的整体互连，较低的模具路由充血，进一步降低的寄生。

对于许多处于边缘的物联网应用程序来说，物联网的架构允许将计算卸载到网关或云上，因此边缘节点可以尽可能简单。但其他物联网边缘应用需要实时响应，而这无法通过与云的通信延迟得到保证。避免车辆之间的碰撞就是这样一个例子。这样的应用要求计算能力达到极限。无论物联网架构中的计算能力在哪里，在边缘、网关或云上，这些更先进的SiP技术都可能是解决方案的一部分。

高级节点如何影响包技术
2016年新包技术的另一个驱动程序将是SOC的高级流程节点。在20nm和以下的节点可以实现更大的数字内容，但模拟和RF设计是越来越困难的环境。模拟电源和面积不再缩放，并且增加晶体管变化可能需要非常不同的模拟和RF设计方法，例如数字辅助模拟和RF，如果数字和模拟必须共存在单个高级节点SoC上。但随着过程技术进一步向下驱逐到10nm，7nm和5nm，有些人可以决定在更高级节点中占据高级节点的数字优势，同时在更传统的模拟友好的节点（例如65nm）中完成它们的模拟。单独的模拟和数字模具，每个使用优选过程，在SIP中集成，可以是解决方案。

PCB考虑因素
无论是使用高级或传统的过程节点，在将我们的IOT系统和传感器集成到SOC和SIP解决方案中，以满足我们的IOT设计形式因素和电力挑战，我们现在需要考虑第三种结构，PCB。在这里，我们需要例如集成电池，无源，其他有源设备和天线以完成我们的物联网电子系统。

Flex-Irdid PCB提供刚性板区域，填充部件，以及主要用于在刚性区域之间进行布线的柔性板区域。这使得IOT可穿戴设备（如腕带）的灵活性往往遵循传统的全刚性板的轮廓不可能。对于其他应用程序，我们可能对可用空间或可能是不规则的空间的极端限制，例如小巧的无人机中的腔。这里，弯曲刚性板的部分可以自身折叠，并且可能导致立方体，长方体或许多其他三维形式的多个折叠。

WLCSP支持较小的形式因子
无论板是否折叠成带长方体或只是单层，最终堆叠高度将主要由板上的组件的轮廓来确定。由于这种原因，硬币电池对于IoT设备是正常的，因此低调的无源。然而，通过晶片级芯片刻度包装（WLCSP）也可以减少SOC组件的轮廓。这里，在切割晶片之前，将球栅格阵列添加到晶片的模具中。一块切块，得到的“包装”非常接近模具本身的大小。这可以节省模具的成本和组装到单独的包装中（通常是用于安装到PCB上的球网格阵列的提供商），但WSCLP还有助于为IOT设计的堆栈高度和最小的形状因素有助于贡献。

完全灵活的电路板为物联网产品设计提供更多程度的自由。通常，这些是具有离散局部加强件的聚酯片，如SOC的较大分立部件，而不是柔性刚性板的刚性区域。提供更大的变形和灵活性，有一天可能有一天能够移动更像布，并且可以更加无缝地集成，隐藏，并作为衣服的一部分洗涤。

SIP技术肯定为物联网设计提供最大的小型化和最低功率，因为多个SOC，MEMS和内存模具是物理整合的。But if we are looking for a form factor that spreads the electronics over a wider area, and that is more able to follow contours or be secreted in clothing, then perhaps we could consider fully flexible film populated with WLCSP dies as a more ‘open SiP’ technology that can deform in ways that classical SiP technology cannot.

因此，在2016年，我们应该期望看到采用更新的董事会和包装技术的增加，以帮助满足物联网产品设计的形式因素和低功耗挑战。随着IOT应用的电源，表单系列，性能和成本需求的阵列，这些电路板和包装技术也可能有各种方法。

关于作者
伊恩·高秤、高级。Cadence定制IC集团研发总监，拥有30年EDA经验。他的主要经验是模拟和混合信号设计和验证产品，最近专注于物联网。丹尼森拥有爱丁堡大学计算机科学学士学位。

Cadence设计系统公司
www.cadence.com.

《华盛顿邮报》2016年物联网和混合信号设计将如何推动SIP技术第一次出现在模拟IC提示。