Cadence Design Systems, Inc.宣布正在更新其前沿的高速SerDes通信接口和低延迟Denali DDR内存IP解决方案，以支持台积电的16nm FinFET Compact (16FFC)和28nm HPC Plus (28HPC+)工艺技术。这些用于台积电16FFC和28HPC+流程的关键设计IP解决方案可以帮助客户缩短设计先进片上系统(soc)的上市时间。
Cadence为广泛的工业标准提供设计IP，如DDR, PCIe, MIPI，以太网，USB, DisplayPort和802.11。28HPC+工艺技术的IP将于2016年第二季度开始交付Denali DDR内存IP，其他标准的IP将于2016年第四季度交付。16FFC流程的IP交付将从16年第三季度的16Gbps SerDes IP开始，其他标准的IP交付将在16年第四季度开始。
节奏
《华盛顿邮报》DDR设计IP将处理16纳米FinFET芯片第一次出现在单片机的技巧．
了下:单片机的技巧
