一项新的突破可能会将电子元件小型化的极限推得比以前认为的更大。法国建筑分析实验室Systèmes (LAAS-CNRS，图卢兹)和纳米技术研究所Électronique, Microélectronique和de纳米技术研究所(IEMN，法国国家科学研究中心(CNRS) /里尔大学(1)/瓦朗西安大学(University of Valenciennes)和海诺-坎布瑞斯(hainaut - cambresse / Isen)已经建造了一种纳米晶体管，在其尺寸的设备中显示出了独特的特性。
为了实现这一结果，研究人员开发了一种新颖的三维架构，包括垂直纳米线阵列，其电导率由仅测量的长度为14nm的栅极控制。这些发现在纳米级发布，这些发现将朝向微处理器和存储器单元中使用的平面结构的替代方式。3D晶体管的使用可以显着增加微电子器件的功率。
微电子的“构建块”，晶体管由半导体元件组成，称为通道，连接两个端子。这些终端之间的电流流量由称为门的第三终端控制。表现类似开关，门确定晶体管是否打开或关闭。在过去的50年中，晶体管的尺寸稳定地降低，从而实现了越来越强大的微电子器件的发展。然而，普遍认为，今天的晶体管具有平面架构，靠近小型化的限制：存在最小尺寸，在该最小尺寸下，通道上的栅极控制变得越来越少。特别地，漏电流开始干扰由晶体管阵列执行的逻辑操作。为了克服这个问题，世界各地的研究人员正在调查将允许小型化竞争的替代方案继续。
LAAS和IEMN的一组研究人员现在已经建造了第一个真正的三维纳米晶体管。该器件由一个长度约200纳米的紧密垂直纳米线阵列组成，连接两个导电表面。一个铬栅极完全包围着每根纳米线，控制着电流的流动，使得这种尺寸的系统获得了最佳的晶体管控制。栅极长度只有14纳米，而目前芯片上晶体管的长度为28纳米，但其控制晶体管通道电流的能力满足了当代微电子学的要求。
这种结构可能会导致晶体管堆叠在一起的微处理器的发展。因此，给定空间内的晶体管数量可以大幅增加，微处理器和存储单元的性能也会随之提高。这些元件的另一个显著优点是制造相对简单，不需要高分辨率光刻此外，这些3D晶体管可以很容易地集成到当今工业使用的传统微电子设备中。
已经为这些晶体管提出了专利。研究人员现在计划继续努力进一步减少门的大小，它们相信可以在10 nm上进行，同时仍然在晶体管上提供令人满意的控制。此外，该团队正在寻找工业合作伙伴，帮助使用这些新颖晶体管的3D架构设计未来的电子设备。
[1]用于微/纳米技术的表面纹理的常用技术，光刻用于将预定义的基序传递到敏感树脂上。提交：快速原型设计
