用于线性应用的双极晶体管需要“偏置”，其他用于线性应用而不是作为开关的晶体管(JFET, MOSFET)也是如此。当作为一个“开关”使用时，你只是想要晶体管是ON或OFF，而不真正关心是否有中间状态，尽管当你切换高功率或快速切换之间的状态变得重要。此外，如果你正在设计一个高速开关，那么偏置实际上可能会进入设计，以加快开关和最小化过渡时间。对于线性放大器，标准的共发射极放大器是一个典型的例子，在互联网上有很多很好的教程来解释如何设计一个-简单地搜索偏置共发射极放大器，你会发现许多好的例子。
偏置是选择电路中各个关键点的电压和流过器件的电流来满足设计目标。在普通发射极放大器的情况下，你会有一个信号源阻抗，这决定了你的放大器输入阻抗应该是什么，以最小化信号源的负载。你将有一个增益和带宽要求和负载阻抗驱动。最后，您还需要考虑电压波动。最后，你会得到一个电路，你已经选择了所有的电压和电流，以满足设计目标:
因此，在这个电路(有12V电源)，你可以看到重要点的电压以及各种设备中的电流。网上的教程将帮助您选择所有的值来满足您的要求。如果您关心性能和满足规格，那么选择每个组件的值是很重要的。
但是其他放大器的设计呢?例如，公共的基础放大器看起来有点奇怪，取决于它是如何绘制的，它的目的不是很明显，当你知道它有一个低输入阻抗和高输出阻抗:
虽然普通的基极放大器有时像在射频(RF)放大器中那样使用，如果你在一个更常见的电路中重画它-卡斯码放大器-它更有意义。
在这里，Q2实际上是公共的基极放大器。它的基础是一个固定的电压，这将被选择，以确保Q3不饱和，它简单地允许Q3集电极几乎在一个固定的电压，Q2通过Q3集电极电流到负载。这通过隔离米勒电容的影响来提高速度。这在我早期的关于cascode放大器的博客中有更详细的介绍。
另一个地方，公共基础放大器悄悄地潜入“长尾对”或差分放大器。
你可以把这个电路看作是一个发射极跟随器Q1，驱动一个公共的基极放大器Q2，这似乎违反了它的对称性。然而，它可以用这种方式进行分析。IBIAS可以是一个简单的电阻。晶体管的基极必须离地足够远，以确保基极-发射极电压不低于晶体管导电所需的标称0.7V，必须选择集电极电阻，以确保晶体管不饱和。如果用电阻器代替IBIAS，那么你需要确保晶体管发射极电压不会降得太低，因为偏置电流会随着发射极电压的下降而下降。
当你在设计双平衡混频器时，偏置变得更加复杂，无论是离散的还是使用MC1496:
在这里，BIAS输入用于设置混合器两臂的偏置电流。在两个输出上有外部电阻，因此偏置电流将设置标称输出集电极电压。输入需要有偏见,以确保第三/第四季度发射器不降得太低,导致Q1和Q2饱和电压在Q1和Q2发射器时被考虑进去,但不是很高,然后减少链中的下一个晶体管向上的空间——Q5/6/7/8。载波输入，VC，需要同样的偏置，以确保Q5/6/7/8发射器不会导致Q3/Q4饱和。在设置偏置点时，需要考虑每个输入端的电压摆幅，尽管双平衡混频器通常有显著的增益，因此输入摆幅相对于输出摆幅较小。载波电压输入摆动可以很高。
在每种情况下的偏置你常常把你的电源电压成一系列步骤,试图确保没有晶体管饱和在任何时候,即使大信号,在试图确保足够的电压为输出信号比输入信号通常会有更大的摇摆。因此，在5V电源上的双平衡混频器中，你可以将BIAS设置为1.2V, VIN设置为2V, VC设置为3V, output设置为4V。在低压供电时，没有足够的空间来挤进所需的所有电压降。理想情况下，你会保持基极集电极结反向偏置的速度，所以你不希望晶体管集电极下降到低于他们的基极电压。当你有三个串联的器件时，晶体管的0.7V基极-发射极电压占了总电源的相当大一部分，这会使3V的设计变得棘手。同样的问题也会发生在设计模拟CMOS芯片时，因为在低电压电源下没有足够的空间容纳cascode负载，这就是为什么折叠的cascode配置经常被使用的原因——但这个主题将被留到下次讨论。
了下:•专家见解，电力电子的技巧，电力供应
